A synthesizable implementation of Compression engines

Dibatalkan Dipasang Mar 7, 2012 Dibayar saat pengiriman

$30-250 USD

Dibayar saat pengiriman

Dibatalkan Dibayar saat pengiriman

The implementation may be a mixed HW-SW approach.

May include multiple implementations, codes or algorithms.

Use data in block sizes of 512B, 1K, 2K, 4K

Memory input/output in 8, 16, 32 or 64 bits. Engine input/output left up to implementer

Clock of at least 50MHz (if using 90nm library)

The implementation may be a mixed HW-SW approach.

More information will be provided to bidders.

Teknik Elektro Elektronika Teknik Matlab and Mathematica Verilog / VHDL

ID Proyek: #1489354

Tentang proyek

4 proposal Proyek online Aktif Mar 15, 2012

Ingin menghasilkan uang?

Keuntungan menawar di Freelancer

Atur anggaran dan kerangka waktu Anda
Dapatkan bayaran atas pekerjaan Anda
Uraikan proposal Anda
Ini gratis untuk mendaftar dan menawar pada pekerjaan

4 freelancer rata-rata menawar $275 untuk pekerjaan ini

Gambar Profil bchandra1955
bchandra1955

Professional CS engineer from academic institute can take care

$330 USD dalam 15 hari
(50 Ulasan)
5.5
Gambar Profil reallifetech
reallifetech

See details in MB.

$220 USD dalam 4 hari
(19 Ulasan)
4.6
Gambar Profil aurasky
aurasky

Hi, I can do this project. I have 7 years experience in VLSI domain

$300 USD dalam 10 hari
(5 Ulasan)
4.5
Gambar Profil paklancer
paklancer

Hi, Please see the PMB

$250 USD dalam 30 hari
(0 Ulasan)
0.0
Buat sebuah proyek seperti ini