Get a Design

  • Status Ditutup
  • Anggaran $10 - $30 USD
  • Total Penawaran 28

Deskripsi Proyek

Implement the IBM RS/6000 FP Multiply-Add-Fused (MAF) Functional Unit

A VLSI design

just need some help on the verilog code in vivado, then i will do it into the encounter.

Dapatkan penawaran gratis untuk proyek seperti ini
Keahlian yang Diminta

Ingin menghasilkan uang?

  • Atur anggaran Anda dan kerangka waktunya
  • Uraikan proposal Anda
  • Dapatkan bayaran untuk pekerjaan Anda

Pekerjakan para freelancer yang juga menawar di proyek ini

    • Forbes
    • The New York Times
    • Time
    • Wall Street Journal
    • Times Online